# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PTO 03-3271

Japanese Kokai Patent Application No. Hei 4[1992]-157766

# METHOD FOR MANUFACTURING SILICON GATE P-CHANNEL MOS SEMICONDUCTOR DEVICE

Kenji Chishima

UNITED STATES PATENT AND TRADEMARK OFFICE WASHINGTON, D.C. MAY 2003
TRANSLATED BY THE RALPH MCELROY TRANSLATION COMPANY

# JAPANESE PATENT OFFICE PATENT JOURNAL (A) KOKAI PATENT APPLICATION NO. HEI 4[1992]-157766

Int. Cl.<sup>5</sup>:

H 01 L 28/784

21/265 21/266

27/092

H 01 L 27/78

27/08

Sequence Nos. for Office Use:

8422-4M

7738-4M

7735-4M

Filing No.:

Hei 2[1990]-282798

Filing Date:

October 20, 1990

**Publication Date:** 

May 29, 1992

No. of Claims:

1 (Total of 4 pages)

**Examination Request:** 

Not filed

# METHOD FOR MANUFACTURING SILICON GATE P-CHANNEL MOS SEMICONDUCTOR DEVICE

[Shirikon geto p channeru MOS handotai sochi no seizo hoho]

Inventor:

Kenji Chishima

Applicant:

Sony Corp.

[There are no amendments to this patent.]

## Claim

A method for manufacturing a silicon gate p-channel MOS semiconductor device characterized by the fact that

it has a step of operation in which after silicon gate electrodes are formed on a gate insulating film made of silicon oxide on the surface of a substrate, nitrogen is ion implanted such

that the peak in the distribution of its concentration in the depth direction is located in the lower portion of a silicon gate electrode.

## Detailed explanation of the invention

This invention will be described in the following order:

- A. Industrial application field
- B. Abstract of the invention
- C. Prior art
- D. Problems to be solved by the invention
- E. Means for solving the problems
- F. Operation
- G. Application Example (Figure 1)
- H. Effect of the invention

### A. Industrial application field

This invention pertains to a method for manufacturing a silicon gate p-channel MOS semiconductor device. In particular, this invention pertains to a method for manufacturing a p-channel MOS semiconductor device with its gate electrodes made of p-type silicon.

#### B. Abstract of the invention

This invention pertains to a method for manufacturing a silicon gate p-channel MOS semiconductor device characterized by the fact that

in order to prevent the problem that boron B in a p-type silicon gate electrode is extracted from the gate insulating film and diffuses to the surface of the semiconductor substrate due to heat treatment for activating the diffusion layer or the like, after formation of the silicon gate electrode, nitrogen N is ion implanted such that the peak of the distribution of its concentration in the depth direction is at a position in the lower portion of the silicon gate electrode.

#### C. Prior art

A p-channel silicon gate MOS semiconductor device is usually manufactured as follows: after formation of a gate insulating film, a polysilicon film is formed; by patterning this film, silicon gate electrodes are formed; then, with silicon gate electrodes as a mask or with the silicon gate electrodes and the side walls formed on their side surfaces used as a mask, ion implantation is performed for boron B on the surface portion of the semiconductor substrate so as to form source/drain regions. In this case, boron B is also doped in the silicon gate electrodes. Especially,

boron ion implantation may be carried out in the polysilicon film after formation of the polysilicon film as silicon gate electrodes and before patterning.

However, for a p-channel MOS semiconductor device prepared with the gate electrodes made of p<sup>+</sup> type polysilicon, due to heat treatment for activating the diffusion layer and flattening of the interlayer insulating film, boron in the silicon gate electrode is extracted and it enters the semiconductor substrate. As a result, the cutoff characteristics degrade, and the threshold voltage varies. This was described in 1990 Haru Oyobusuri Gakkai Yokoshu [Preprints of 1990 Spring Symposium of the Japan Society of Applied Physics], p. 568, 28p-ZB-6: "Effect in suppressing extraction of boron in a PMOSFET using nitride oxide gate insulating film." As a measure for solving this problem, after formation of the gate insulating film (after gate oxidation), the gate insulating film is nitrided. It was reported that an effect in suppressing extraction of boron was actually realized.

## D. Problems to be solved by the invention

However, for the aforementioned technology for preventing extraction of boron, the following difficult step of operation is needed: after gate oxidation, ramp nitration is carried out in an NH<sub>3</sub> atmosphere, and ramp oxidation is performed in an O<sub>2</sub> atmosphere.

Also, for a CMOSIC, there is no problem of extraction of impurities from the silicon gate electrode to the semiconductor substrate for n-channel MOSFETs formed at other sites of the same semiconductor substrate. Consequently, the gate insulating film is nitrided. As a result, the dielectric constant becomes larger, and the gate capacitance rises. This is undesired.

The objective of this invention is to solve the aforementioned problems of the prior art by providing a method for preventing extraction of boron from a p-type silicon gate electrode with diffusion into the surface of the semiconductor substrate due to heat treatment for activating the diffusion layer, etc.

## E. Means for solving the problems

In order to solve the aforementioned problems, this invention provides a method for manufacturing a silicon gate p-channel MOS semiconductor device characterized by the fact that it has a step of operation in which after silicon gate electrodes are formed on a gate insulating film made of silicon oxide on the surface of a substrate, nitrogen is ion implanted such that the peak in the distribution of its concentration in the depth direction is located in the lower portion of a silicon gate electrode.

# F. Operation

According to the method for manufacturing a silicon gate p-channel MOS semiconductor device of this invention, by simply adding a step of ion implantation of nitrogen N after formation of the silicon gate electrode, by means of nitrogen N, it is possible to suppress extraction of boron B in the heat treatment for activation.

Also, nitriding of the gate insulating film of an n-channel MOSFET forming portion can be easily avoided by using the n-channel MOSFET forming portion as a resist film during ion implantation.

## G. Application example (Figure 1)

In the following, this method for manufacturing silicon gate p-channel MOS semiconductor device of this invention will be explained in detail with reference to an application example illustrated in figures.

Figures 1(A)-(C) are cross-sectional views illustrating steps of operation in an application example of the method for manufacturing a silicon gate p-channel MOS semiconductor device of this invention.

- (A) After channel stopper (2), selective oxide film (3), and gate oxide film (4) are formed on substrate (1), polycide film (7) composed of p-type polysilicon film (5) and tungsten (or molybdenum) silicide film (6) is formed.
- (B) Then, an n-channel MOSFET forming region is masked with resist film (8). The reason is as follows: for an n-channel MOSFET, there is no way to realize an effect in suppressing extraction of impurities (such as phosphorus P or arsenic As) by means of doping of nitrogen N, instead, this leads to an undesired increase in the gate capacitance. Consequently, doping of nitrogen N in the n-channel MOSFET region should be avoided.
- (C) Then, ion implantation of nitrogen ions N<sup>+</sup> is carried out such that the peak of distribution of concentration in the depth direction is located beyond tungsten (or molybdenum) silicide film (7) and beneath polysilicon film (5). (9) represents the curve of the distribution of the concentration of nitrogen N in the depth direction.

Then, the manufacturing process is continued in the same way as in a conventional method for manufacturing MOS semiconductor devices.

According to this invention, by simply implementing ion implantation of nitrogen N, in the later step of annealing, the lower portion of polysilicon film (7) is nitrided, so that extraction of boron B in p<sup>+</sup> type polysilicon (5) can be suppressed by the nitride.

Also, undesired ion implantation of nitrogen N into the n-channel MOSFET region can be prevented by forming resist film (8) as a mask.

#### H. Effect of the invention

As explained above, according to the method for manufacturing a silicon gate p-channel MOS semiconductor device in this invention, there is a step of operation in which after silicon gate electrodes are formed on a gate insulating film made of silicon oxide on the surface of a substrate, nitrogen is ion implanted such that the peak in the distribution of its concentration in the depth direction is located in the lower portion of a silicon gate electrode.

As a result, in the method for manufacturing a silicon gate p-channel MOS semiconductor device of this invention, by simply adding a step of ion implantation of nitrogen after formation of silicon gate electrodes, it is possible to nitride the lower portion of a silicon gate electrode so as to prevent extraction of boron in the later step of heat treatment for activation.

Also, undesired nitriding of the gate insulating film in an n-channel MOSFET forming region can be easily avoided by masking the n-channel MOSFET forming region with a resist film in the ion implantation.

## Brief description of figures

Figures 1(A)-(C) are cross-sectional views illustrating the steps of operation in an application example of the method for manufacturing a silicon gate p-channel MOS semiconductor device in this invention.

### Explanation of part numbers

- 1 Semiconductor substrate
- 4 Gate insulating film
- 5 p-type silicon gate electrode




Figure 1. Cross-sectional views illustrating the steps of operation in an application example

Key: a p ch MOS region
b n ch MOS region
c N ion implantation
d Concentration
1 Semiconductor substrate
4 Gate insulating film

5 p-type silicon gate electrode

# PTO 2003-3271

S.T.I.C. Translations Branch

⑩ 日本国特許庁(JP)

⑪特許出顧公開

# ② 公開特許公報(A) 平4-157766

@Int. Cl. 5

識別記号

庁内整理番号

**@**公開 平成4年(1992)5月29日

H 01 L 29/784 21/265 21/266 27/092

8422-4M 7738-4M 7738-4M

7735-4M

H 01 L 29/78

301 G M

21/265 27/08

321 B

審告請求 未請求 請求項の数 1

₩ (全4頁)

4 発明の名称

シリコンゲートpチャンネルMOS半導体装置の製造方法

②符 魔 平2-282798

②出 颐 平2(1990)10月20日

倒発 明 者 千 島

健治

東京都品川区北品川6丁目7番35号 ソニー株式会社内

⑦出 顕 人 ソニー株式会社

東京都品川区北品川6丁目7番35号

內代 理 人 弁理士 尾川 秀昭

#### 明 描音

1. 発明の名称

シリコンゲート p チャンネル M O S 半導体設置 の製造方法

2、特許調求の範囲

(1) 学導体基板表面上のシリコン酸化物からなるゲート絶縁関上にシリコンゲート電攝を形成した後、窒素を、漂き方向の濃度分布のピークがシリコンゲート電極の下部にくるようにイオン行込みする工程を有する

ことを特徴とするシリコンゲートゥチャンネル MOS半線体装置の製造方法

3. 発明の詳細な説明

以下の順序に従って本発明を説明する。

A. 産業上の利用分野

B、発明の鉄要

D. 発明が解決しようとする問題点

E、問題点を解決するための手段

F. 作用

G、実施例【第1図】

H. 発明の効果

(A. 産業上の利用分野)

本発明はシリコンゲートッチャンネルMOS半 様体装置の製造方法、特にゲート電極がp型のポ リシリコンからなるpチャンネルMOS半導体装 置の製造方法に関する。

(8、発明の額要)

本発明は、上記のシリコンゲートッチャンネル MOS半導体装置の製造方法において、

拡設層の活性化等のための熱処理によりを型シリコンゲート電腦中のポロンBがゲート絶縁勝を突き抜けて半導体を振表面に拡散するのを防止するため、

# 特間平4-157766(2)

に、その下部に答さ方向の濃度分布のピークがく るように星素Nセイオン打込みするものである。

#### (C、能來技術)

とこうで、ゲート電極がp・型のポリシリコンからなる p チャンキルMOS 半導体設置においては、拡散層の活性化、層間絶縁酸の平坦化等の熱

ば、ゲート酸化後NH』雰囲気でランプ選化し、 の、雰囲気でラン学数ルオスという面倒を工業点

(D、見明が解決しようとする問題点)

る効果があることが報告されている。

O。 算歴気でランプ酸化するという面倒な工程を必要とした。

ところで、上記ポロン突き抜け防止技術によれ

処理によりシリコンゲート電極中のポロンが半導 体差板側に突き抜け、そのため、カットオフ特性

が悪くなり、また、しきい佰電圧が変動したりする。このことは1990年春季応用物理学会予籍

無第568頁28p - 2B - 6「避化酸化ゲート

絶縁膜を用いたPMOSFETにおけるポロンの

突き抜け即制効果」にも紹介されている。そし て、その対策としてゲート絶縁膜形成後(ゲート

酸化後)、該ダート絶縁膜を窒化することが提案

され、そして、実際にポロンの突き抜けを抑制す

また、CMOSICの場合において同じ半導体 基板の別のとこうに形成されるnチャンネル MOSTETについては、シリコンゲート電極か

ら単導体基板への不純額の突き抜けという問題が 金くないのにゲート絶縁限が霊化されその結果を れの誘電率が大きくなってゲート容量が増大して しまうという問題があった。

本発明はこのような問題点を解決すべく為されたものであり、拡散間の活性化等のための無処理により p 型シリコンゲート 電極中のボロンがゲート 絶縁限を突き抜けて半導体基礎表面に拡散するのを防止することを思めとする。

#### (E.問題点を解決するための手段)

本発明シリコンゲートゥチャンネルMOS半導体装置の製造方法は上記問題点を解決するため、シリコンゲート電極形成後該シリコンゲート電極の下部に設さ方向の濃度分布のピークがくるように登累Nをイオン打込みすることを特徴とする。

#### (F. 作用)

本発明シリコンゲートロチャンネルMOS半導

形成後単に窒素Nのイオン打込み工程を付加するだけで、その後の活性化等のための熱処理の工程で自ずと窒素Nの動名によりボロンBの質を抜けが抑制される。

そして、nチャンネルMOSFET形成部の ゲート絶縁数が整化される構れは、イオン打込み の降 n チャンネルMOSFET形成部をレジスト 酸でマスクすることにより容易に回避し得る。

#### (G. 实施例) [第1图]

以下、本発明シリコンダートゥチャンネルMOS半導体装置の製造方法を図示実施例に従って詳細に説明する。

第1図(A)乃至(C)は本発明シリコンゲートゥチャンネルMOS半導体装置の製造方法の一つの実施例を工程順に示す断面図である。

(A) 基板 1 に、チャンネルストッパ2、 選択数 化設3、ゲート数化膜 4 を形成した後、 P型のポ リシリコン膜 5 及びタングステン (あるいはモリ

特開半4-157766(3)

7を形成する。

(B) 次に、n チャンネルM O S F E T 形成領域をレジスト数 B でマスクする。 というのは、n チャンネルM O S F E T においては 関東 N のドープにより不統領(例えばリンP あるいは 世素ないし、それによってゲート 容量の増加という弊害のみ生じるからn チャンネル M O F E T 領域への盟常 Nのドープを強むためである。

(C) その後、タングステン(あるいはモリプデン)シリサイド限了越しにポリシリコン脱ちの下部に長さ方向の適度分布のピークが乗るように窒素イオンN・をイオン打込みする。9 世習素 Nの確さ方向の適度分布曲線である。

その後は、各選のMOS半導体装置の製造方法 と同じ方法で製造を続ける。

本方法によれば、単に窒素 N をイオン打込みするだけでその後のアニールによりがリシリコン酸 7 の下部が窒化されるので p ・ 型ポリシリコン 5 中のポロンB が半導体基板 1 に尖き抜けるのを

そして、nチャンネルMOSFET形成部の ゲート絶縁関が設化される使ればイオン打込みの 降nチャンネルMOSFET形成部をレジスト模 でマスクすることにより容易に回避し得る。

#### 4. 図面の簡単な短明

第1図(A) 乃函(C) は本発明シリコンゲートゥチャンネルMOS半導体装置の製造方法の一つの供施例を工程順に示す断面図である。

#### 符号の説明

- 1 ・・・半導体拡抵、
- 4・・・ゲート絶歓風、
- 5・・・p型シリコンゲート電標。

出 願 人 ソニー株式会社 代理人弁理士 尾 川 秀 時間

その強化物によって抑制することができる。

そして、ロチャンネルMOSFET領域への歯 気Nの不要なイオン打込みはレジスト膜8をマス クとして形成することにより組むことができる。

#### (日、発明の効果)

以上に述べたように、本発明シリコンゲート pチャンネルMOS半導体装置の製造方法は、半 準体基板表面上のシリコン酸化物からなるゲート 能線膜上にシリコンゲート電極を形成した後、室 薬を探さ方向の遺歴分布のピークがシリコンゲート 電極の下部にくるようにイオン打込みする工程 を有することを特数とするものである。

従って、本発明シリコンゲートゥチャンネルMOS半弾体装置の製造方法によれば、シリコンゲート電極形成後単に富幸のイオン打込み工程を付加することのみにより、その後の活性化のため等の製処理の工程でおのずとシリコンゲート電極の下部が変化されてポロンの突き抜けを抑制される

# 特問平4-157766(4)

